Requested Patent

JP4056262

Title:

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

Abstracted Patent

JP4056262

Publication Date:

1992-02-24

Inventor(s):

SANAI SUSUMU

Applicant(s):

MATSUSHITA ELECTRON CORP

Application Number:

JP19900167207 19900625

Priority Number(s):

IPC Classification:

H01L25/065; H01L25/07; H01L25/18; H01L27/00

Equivalents:

ABSTRACT:

PURPOSE:To enable a semiconductor integrated circuit device to be miniaturized and improved in electrical properties by a method wherein two or more semiconductor chips are stacked up on a board

CONSTITUTION: Semiconductor chips 1, 2, and 3 are stacked up on a thin Au film 10 on a board 4 and bonded, and the chips 1, 2, and 3 are connected to a wiring 6 provided onto the board 4 with bonding wires, and the chips are coated hard with resin 7 except a bonding part on the board. Then, the chip 2 is bonded with an adhesive agent 8, the chip 2 is connected to the wiring 6 provided onto the board 4 through bonding, and a process the same as above is repeated, whereby the chip 3 is connected to the wiring 6 on the board 4. Lastly, the whole body is covered with a resin 9.

⑱日本国特許庁(JP)

即特許出願公開

四公開特許公報(A) 平4-56262

®int. Cl. *

識別記号

庁内整理番号

❸公開 平成4年(1992)2月24日

H 01 L 25/065 25/07 25/18 27/00

301 C

7514-4M 7638-4M

H 01 L 25/08

審査請求 未請求 請求項の数 4

(全2頁)

図発明の名称 半導体集積回路装置

> 20特 頭 平2−167207

包出 頤 平2(1990)6月25日

⑦発 咞 者 佐 内

人 松下電子工業株式会社 大阪府門真市大字門真1006番地 松下電子工業株式会社内

大阪府門真市大字門真1006番地

四代 理 人 弁理士 小鍜冶 明 外2名

IJ

1、発明の名称 半導体集被回路鼓量

2、特許請求の範囲

る。

頭

- ① 半導体のチップを2つ以上積み重ねた多層構 遺を特徴とする半年体集費回路装置。
- ② 善板上に、半導体のチップ。制動の履に積層 したことを特徴とする請求項①記載の半導体集 微回路 较量。
- ② 書板上に、半導体のチップを接着し、前記 チップと碁板をポンディングした後に、表面に ハードコート処理を基板上のポンディング部分 を除いて並し、この処理の後に、半導体チップ を察記チップ上に接着し、ポンディングを2番 目のチップと基板間で行い、さらに表面をハー ドコート処理し、チップを接着するという方法 で半導体チップを2つ以上簡層した構造を特徴 とする請求項②記載の半導体集機回路装置。
- (4) 半年体チップ上にハードコート処理をした 後、この表面上に金属の麻臓を設けた構造であ

る請求項切記載の半導体集積回路装置。

3、発明の詳細な説明

産業上の利用分野

本発明は半導体集積回路設置、特にその3次元 の構造に関するものである。

従来の技術

半導体集積回路は連常、基板上に1個叉は数 何、半導体チップを配置する2次元構造である。

発明が解決しようとする課題

従来の2次元構造の集積回路装置では、半導体 を多数用いると、機器が大きくなる問題がある。 また半等体と半等体を結ぶ配線の長さによる負荷 等で、後器のスピードが違くなる問題があった。

本発明は、単導体集管団路装置を用いた装置の 小型化と装置の電気的特性の向上を目的とする。

課題を解決するための手段

半導体のチップを基板上に2つ以上表み言ねた 構造にし、基板と1番目のチップとポンディング し、さらに2番目、3番目、n番目のチップと基 板をポンディングすることにより構成される3次

特閒平4-56262(2)

元の半導体集徴回路装置である。

作用

多層構造の集積回路装置にすることにより、面 観あたりの集積度が向上し、またチップ間の配線 長が従来より短くなるため、電気特性を向上させ ることができる。

突盖例

は金(Au)の額を示し、これは、Auのほか、 他の金属等電源器であってもよい。

第2回は半年体集種回路の基板を電車電圧又は アースに接続した実施例である。半年体チップ1 は設記の方法と同様にして、基板4上の配接にして、 接続される。制度7でハードコートした設には 接続される。制度7でハードコートした設け、 A U 又は他の金属による導電第11を設け、 毎年チップ2をこの額上に接近した後に、単 の実施例と同様である。毎度11を設 は前記の実施例と同様である。毎度11を設 は前記の実施例と同様である。 は前記の実施例と同様にチップ2を は前記の実施例と同様にチップ2を は前記の実施例と同様にチップ2を は前記の実施例と同様にチップ3を を電源またはアースに接続することができる。

この方法を用いることにより、チップを2個以 上徴着することができる。

またチップ間の結線長が本発明では数mであるのに対し、通常のバッケージされた集教団路では 数cm以上と長い。このため、従来と比較して団路 の特性が向上した。

以上の実施例より、本発明の半導体集器回路装置は、半導体チップを装置することができ、高密

度化を図ることができる。

発明の効果

本発明によると、半導体業務回路装置の面積あたりの集積度が向上するため、機器の小型化が固れる。またチップを被雇しているため、チップ間の配線距離が短くなるため、機器の電気的スピードのアップを図ることができる。見かけ上、大チップ(30mg以上)を用いた集積回路供置とほぼ図じ効果がある。


4、図面の簡単な説明

第1回,第2回はそれぞれ本発明の各変施例半 導体集積回路装置の断面図である。

1 . 2 . 3 ……半導体チップ、4 ……差板、5 ……ボンディングワイヤ、6 ……差板上の配線、 7 ……樹脂、8 ……接着剤、9 ……樹脂、10 … … A u の臓、11 ……尋電薄膜。

代理人の氏名 弁理士 架野重孝 ほか1名

第1四



第 2 河

